集成电路的时钟相位差最小化系统和方法

集成电路的时钟相位差最小化系统和方法

【打印】【收藏本页】

集成电路的时钟相位差最小化系统和方法

简介：

在一个有源衬底上制作了一个精确而高度可控的时钟分配网络，以便借助于用倒装片技术将衬底面对面地连接在一起而以最小的相位差将时钟信号分配到另一有源衬底。由于时钟分配衬底是元件稀疏的，故在稀疏的衬底上制作了“静噪总线”以便在相当长的距离内高速传送数据。可在一个衬底上以最小的互连距离制作为另一衬底上的高功率逻辑（例如处理器）所用的低功率器件（例如ＤＲＡＭ）。

全文：详细说明书附图共21页