|
| 纠错码发生电路及使用该电路的调制装置 |
| 【打印】 【收藏本页】
|
| 纠错码发生电路及使用该电路的调制装置 |
| 简介： |
本技术为一种纠错码发生电路，包括：一个使一个生成多项式具体化的移位寄存器，一个排他逻辑求和装置，以及一个逻辑电路装置，该逻辑电路装置用于对由上述移位寄存器一次所保护的Ｎ个位（这里的Ｎ表示一个不小于２的整数）在频率相当于１／Ｎ的时钟的作用下以并行输入的Ｎ个位（这里的Ｎ表示一个不小于２的整数）为基础进行逻辑运算，随着时钟的一个单脉冲产生出一个Ｎ位纠错码。由于该纠错码通过并行处理来产生，故其运算可以以低速执行，引起的功率损耗也能降低。 |
| |
| 全文：详细说明书附图共27页 | | |
|
当前位置：