| 输出电路 |
| 简介： |
一种即使外部元件的电源电压高于内部装置的电源电压时也能抑制发生从外部元件电源流向内部装置电源的漏泄电流的输出电路。即使从外部电路等在输出端子８上输入比电源端子６的电位（３Ｖ）高的电位（５Ｖ），由于作为ＰＭＯＳ晶体管Ｐ１２、Ｐ１３、Ｐ１４衬底的浮置状态的Ｎ型阱Ｂ１上升到接近５V，所以也能使ＰＭＯＳ晶体管Ｐ１２、Ｐ１３变为截止状态。如果ＰＭＯＳ晶体管Ｐ１２、Ｐ１３变为截止状态，则５Ｖ电位不会加到ＰＭＯＳ晶体管Ｐ１，因而就不会有漏泄电流通过ＰＭＯＳ晶体管Ｐ１的衬底流到电源端子６。而由于作为ＰＭＯＳ晶体管Ｐ１２、Ｐ１３及Ｐ１４衬底的浮置状态的Ｎ型阱Ｂ１本身不与３Ｖ的电源端子６连接，所以能防止漏泄电流从输出端子８流到电源端子６。 |
| |
| 全文：详细说明书附图共27页 | |
当前位置：