|
| 加法电路及其布局构造 |
| 【打印】 【收藏本页】
|
| 加法电路及其布局构造 |
| 简介： |
在加法电路中，把块进位生成逻辑和块进位传输逻辑作成小布局面积高速动作。连续３位的块进位生成逻辑，为Ｇ0＝ｇ２＋ｐ２·ｇ１＋ｐ２·p１·ｇ０；／Ｇｏ＝／ｐ２＋／ｇ２·／ｐ１＋／ｇ２·／ｇ１·／ｇ０。即，用１个Ｐ型ＭＯＳ管１０６、２个Ｐ型ＭＯＳ管１０４、１０５的串联电路３以及３个Ｐ型MＯＳ管 １０１、１０２、１０３的串联电路４作成上述／Ｇ０。用１个Ｎ型ＮＯＳ管１０７、２个Ｎ型MＯＳ管１０８、１０９的串联电路６以及３个Ｎ型ＭＯＳ管１１０、１１１、１１２的串联电路７作成上述Ｇ０。 |
| |
| 全文：详细说明书附图共32页 | | |
|
当前位置：