|
| 使频率与相位锁定环(FPLL)在所需相位锁定的电路 |
| 【打印】 【收藏本页】
|
| 使频率与相位锁定环(FPLL)在所需相位锁定的电路 |
| 简介： |
一种二相位稳定ＦＰＬＬ，包括一个锁定开关（其响应一频率锁定状态操作），其强制到第三乘法器输入端的一预定电压上，以保证该环路锁定在一产生解调信号的所需极性的相位上。一频率锁定指示器操作所述锁定开关以强制到第三乘法器输入端的所述预定电压上，而与该环路的实际锁定相位无关。如果该锁定相位是错的，电压反相使ＶＣＯ在相位上错过１８０°且该环路锁定在其另一双稳态上。 |
| |
| 全文：详细说明书附图共10页 | | |
|
当前位置：