当前位置:首页 >> 单项专利 >> 电子电路 >> 正文
半导体集成电路及其制造方法
打印】 【收藏本页
半导体集成电路及其制造方法
简介: 把本来所需金属布线层的层数不同的多个宏单元混合配置到同一LSI芯片上,抑制布线电阻的增大,从而抑制电压降和布线延迟的增大。在LSI衬底上形成的N(N≥3)层以上布线层的多种宏单元之内的至少一个宏单元,具备由第(N-2)布线层形成的布线图形,有第(N-1)布线层的第(N-1)层布线图形和第(N-1)层布线接触图形,与第(N-1)层布线图形相同的第N层布线图形和与第(N-1)层布线接触图形相同的第N层布线接触图形。
全文:详细说明书附图共22页